组合逻辑的输出状态始终与输入状态保持固定的逻辑关系，把所有的输入、输出状态用表格表示出来，是真值表。复杂的组合逻辑叫功能表，如译码器。 而时序逻辑的输出状态取决于3个条件：输入状态、上一次时钟周期的输出状态、时钟的有效时刻，用功能表必要时再加一点注释。 如七段译码器功能表的最后一列是字形结构及亮、灭。 如锁存器7的时钟是高电平跟随，下沿锁存。
