触发器具有记忆功能，是构成时序逻辑的基本单元，D是触发器的数据输入信号；Q是触发器的数据输出信号。采用D型触发器，在时钟的上升沿数据被锁存：Qn加1等于D。是可屏蔽中断触发方式的电路结构，屏蔽触发器MASK被程序置位，则Q等于0，中断请求信号D不会被中断寄存器INTR锁存，CPU不会响应中断请求；MASK复位，中断信号通道打开。
